IN THE U.S. PATENT AND TRADEMARK OFFICE

In re application of: Hiroshi TSUCHI

Conf.:

Appl. No.:

NEW NON-PROVISIONAL

Group:

Filed:

February 6, 2004

Examiner:

Title:

DRIVING CIRCUIT FOR DISPLAY DEVICE

CLAIM TO PRIORITY

Assistant Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

February 6, 2004

Sir:

Applicant(s) herewith claim(s) the benefit of the priority filing date of the following application(s) for the above-entitled U.S. application under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55:

Country

Application No.

Filed

JAPAN

2003-034130

February 12, 2003

Certified copy(ies) of the above-noted application(s) is(are) attached hereto.

Respectfully submitted,

YOUNG & THOMPSON

Benoit Castel, Reg. No. 35,041

Benoit Caster

745 South 23rd Street Arlington, VA 22202 Telephone (703) 521-2297

BC/yr

Attachment(s): 1 Certified Copy(ies)

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2月12日 2003年

묵 出 願 番

特願2003-034130

Application Number: [ST. 10/C]:

[JP2003-034130]

出 人 Applicant(s):

日本電気株式会社 NECエレクトロニクス株式会社

2003年12月 3 日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

34803859

【提出日】

平成15年 2月12日

【あて先】

特許庁長官 殿

【国際特許分類】

H03F 3/458

H09G 3/56

G02F 1/133

G09G 3/20

【発明者】

Ť

【住所又は居所】

o"

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

土 弘

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【特許出願人】

【識別番号】

302062931

【氏名又は名称】

NECエレクトロニクス株式会社

【代理人】

【識別番号】

100080816

【弁理士】

【氏名又は名称】

加藤 朝道

【電話番号】

045-476-1131

【手数料の表示】

【予納台帳番号】

030362

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9304371

【包括委任状番号】 0216557

【プルーフの要否】 要

6 0

【書類名】

明細書

【発明の名称】

di"

表示装置の駆動回路

【特許請求の範囲】

【請求項1】

1

出力端子と高電位電源との間に並列に配置され、前記出力端子の充電作用を行う第1の増幅トランジスタ及び第1の電流源と、

前記出力端子と低電位電源との間に並列に配置され、前記出力端子の放電作用 を行う第2の増幅トランジスタ及び第2の電流源と、

を備え、

前記出力端子を所望の電圧に駆動する駆動期間が少なくとも第1の期間と第2の期間とから構成され、前記第1の期間において、前記第1の増幅トランジスタ 及び前記第2の増幅トランジスタを共に活性とし、

前記第2の期間において、前記第1の増幅トランジスタ及び前記第2の増幅トランジスタのうちの一方の増幅トランジスタを活性とし、他方の増幅トランジスタを非活性とする、ように制御する制御手段を備えている、ことを特徴とする駆動回路。

【請求項2】

前記第1の期間において、前記第1の増幅トランジスタにより充電駆動される第1の設定駆動電圧が、前記第2の増幅トランジスタにより放電駆動される第2の設定駆動電圧よりも、低電位とされる、ことを特徴とする請求項1記載の駆動回路。

【請求項3】

前記第2の期間において、非活性とされる前記他方の前記増幅トランジスタと 並列配置された前記電流源が活性とされる、ことを特徴とする請求項1又は2記載の駆動回路。

【請求項4】

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第1の差動対を含み、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対を含み、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

を備え、

前記第1の差動対及び前記第2の差動対のうちの少なくとも一方の差動対は、 互いに閾値電圧の互いに異なるトランジスタ対から構成されている、ことを特徴 とする請求項1記載の駆動回路。

【請求項5】

(1)

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第1の差動対を含み、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対を含み、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

を備え、

前記第1の差動対及び前記第2の差動対のうちの少なくとも一の差動対には、 前記一の差動対を構成するトランジスタ対のうちの一方のトランジスタとして、 並列に接続され互いに閾値電圧の異なる複数のトランジスタが配設され、

前記複数のトランジスタのそれぞれの制御端は共通接続され共通接続点が前記 非反転入力端子と前記反転入力端子のうち前記一の差動対を構成するトランジス タ対の他方のトランジスタの制御端が接続する入力端子とは別の入力端子に接続 されており、

前記複数のトランジスタのうちの少なくとも一つを、前記一の差動対を構成するトランジスタ対の前記一方のトランジスタとして選択する制御手段を備えている、ことを特徴とする請求項1記載の駆動回路。

【請求項6】

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第1の差動対を含み、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対を含み、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

を備え、

A1

前記第1の差動対及び前記第2の差動対のうちの少なくとも一の差動対には、 前記一の差動対を構成するトランジスタ対のうちの一方のトランジスタとして、 並列に接続され互いに電流駆動能力の異なる複数のトランジスタが配設され、

前記複数のトランジスタのそれぞれの制御端は共通接続され共通接続点が前記 非反転入力端子と前記反転入力端子のうち前記一の差動対を構成するトランジス タ対の他方のトランジスタの制御端が接続する入力端子とは別の入力端子に接続 されており、

前記複数のトランジスタのうちの少なくとも一つを、前記一の差動対を構成するトランジスタ対の前記一方のトランジスタとして選択する制御手段を備えている、ことを特徴とする請求項1記載の駆動回路。

【請求項7】

前記複数のトランジスタと、前記一の差動対の負荷回路との間の接続を、それ ぞれオン・オフ制御する複数のスイッチと、

前記複数のスイッチのうち少なくとも1つをオンとするように制御する手段と

を備えている、ことを特徴とする請求項5又は6記載の駆動回路。

【請求項8】

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第1の差動対と、前記第1の差動対の出力対に接続される第1の負荷回路と、を含み、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対と、前記第2の差動対の出力対に接続される第2の負荷回路と、を含み、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

4 6

を備え、

前記第1の負荷回路及び第2の負荷回路のうちの少なくとも一の負荷回路は、前記一の負荷回路を構成するトランジスタ対が、互いに閾値電圧の互いに異なるトランジスタ対よりなる、ことを特徴とする請求項1記載の駆動回路。

【請求項9】

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第1の差動対と、前記第1の差動対の出力対に接続される第1の負荷回路と、を含み、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対と、前記第2の差動対の出力対に接続される第2の負荷回路と、を含み、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

を備え、

前記第1の負荷回路及び前記第2の負荷回路のうち少なくとも一の負荷回路には、前記一の負荷回路を構成するトランジスタ対のうち少なくとも一方のトランジスタとして、並列に接続され互いに閾値電圧の異なる複数のトランジスタが配設されており、

前記複数のトランジスタのそれぞれの制御端が共通接続され、共通接続点は前記一の負荷回路を構成するトランジスタ対のうち他方のトランジスタの制御端に接続されているか、又は、前記他方のトランジスタの制御端及び前記一の負荷回路の出力端に接続され、

前記複数のトランジスタの少なくとも一つを活性とする制御手段を備えている 、ことを特徴とする請求項1記載の駆動回路。

【請求項10】

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第1の差動対と、前記第1の差動対の出力対に接続される第1の負荷回路と、を含み、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対と、前記第2の差動対の出力対に接続される第2の負荷回路と、を含み、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

を備え、

1

前記第1の負荷回路及び前記第2の負荷回路のうち少なくとも一の負荷回路には、前記一の負荷回路を構成するトランジスタ対のうち少なくとも一方のトランジスタとして、並列に接続され互いに電流駆動能力の異なる複数のトランジスタが配設されており、

前記複数のトランジスタのそれぞれの制御端が共通接続され、共通接続点は前記一の負荷回路を構成するトランジスタ対のうち他方のトランジスタの制御端に接続されているか、又は、前記他方のトランジスタの制御端及び前記一の負荷回路の出力端に接続され、

前記複数のトランジスタの少なくとも一つを活性とする制御手段を備えている 、ことを特徴とする請求項1記載の駆動回路。

【請求項11】

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第1の差動対と、前記第1の差動対の出力対に接続される第1の負荷回路と、を含み、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対と、前記第2の差動対の出力対に接続される第2の負荷回路と、を含み、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

を備え、

前記第1の負荷回路及び前記第2の負荷回路のうち少なくとも一の負荷回路には、前記一の負荷回路を構成する抵抗素子対の少なくとも一方の抵抗素子として、互いに並列に接続され複数種の抵抗値の複数の抵抗が用意されており、

前記複数の抵抗のうち少なくとも1つの抵抗を選択し、前記一の負荷回路を構

a c

成する抵抗素子対の前記一方の抵抗素子として、前記一の負荷回路に対応する前記差動対の出力と、前記一の負荷回路に対応する電源間に接続する制御手段を備えている、ことを特徴とする請求項1記載の駆動回路。

【請求項12】

前記高電位電源と前記出力端子との間に、前記第1の増幅トランジスタと直列 に接続され、制御信号によりオン・オフされる第1のスイッチと、

前記高電位電源と前記出力端子との間に、前記第1の電流源と直列に接続され 、制御信号によりオン・オフされる第2のスイッチと、・・

前記低電位電源と前記出力端子との間に、前記第2の増幅トランジスタと直列 に接続され、制御信号によりオン・オフされる第3のスイッチと、

前記低電位電源と前記出力端子との間に、前記第2の電流源と直列に接続され 、制御信号によりオン・オフされる第4のスイッチと、

を備えている、ことを特徴とする請求項1記載の駆動回路。

【請求項13】

前記第1の期間では、前記第1及び第3のスイッチがオンとされ、前記第2及び第4のスイッチはオフとされ、

前記第2の期間では、前記第1及び第4のスイッチがオンとされ前記第2及び第3のスイッチはオフとされるか、または、前記第2及び第3のスイッチがオンとされ前記第1及び第4のスイッチはオフとされる、ことを特徴とする請求項1 2記載の駆動回路。

【請求項14】

入力端子と前記出力端子の間に、制御信号によりオン・オフされるスイッチを 備えている、ことを特徴とする請求項1記載の駆動回路。

【請求項15】

前記高電位電源と前記出力端子との間に、前記第1の増幅トランジスタと直列 に接続され、制御信号によりオン・オフされる第1のスイッチと、

前記高電位電源と前記出力端子との間に、前記第1の電流源と直列に接続され 、制御信号によりオン・オフされる第2のスイッチと、

前記低電位電源と前記出力端子との間に、前記第2の増幅トランジスタと直列

に接続され、制御信号によりオン・オフされる第3のスイッチと、

前記低電位電源と前記出力端子との間に、前記第2の電流源と直列に接続され 、制御信号によりオン・オフされる第4のスイッチと、

入力端子と前記出力端子の間に、制御信号によりオン・オフされる第5のスイッチを備え、

前記出力端子を所望の電圧に駆動する駆動期間が第3の期間をさらに有し、

前記第1の期間では、前記第1及び第3のスイッチがオンとされ、前記第2及び第4のスイッチはオフとされ、前記第5のスイッチはオフとされ、

前記第2の期間では、

前記第1及び第4のスイッチがオンとされ前記第2及び第3のスイッチはオフとされ、前記第5のスイッチはオフとされるか、あるいは、

前記第2及び第3のスイッチがオンとされ前記第1及び第4のスイッチはオフとされ、前記第5のスイッチはオフとされ、

前記第3の期間において、前記第1乃至第4のスイッチはオフとされ、前記第 5のスイッチがオンとされる、ことを特徴とする請求項14記載の駆動回路。

【請求項16】

前記低電位電源側に接続される第3の電流源と、前記第3の電流源で駆動され 、入力端子と前記出力端子に非反転入力端子と反転入力端子がそれぞれ接続され ている第1の差動対と、前記第1の差動対の出力対と前記高電位電源間に接続さ れる第1の負荷回路と、

を備え、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

前記高電位電源側に接続される第4の電流源と、前記第4の電流源で駆動され 、前記入力端子と前記出力端子に非反転入力端子と反転入力端子が接続され、前 記第1の差動対と逆導電型の第2の差動対と、前記第2の差動対の出力対と前記 低電位電源間に接続される第2の負荷回路と、

を備え、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

を備え、

前記第1の差動対及び第2の差動対のうちの少なくとも一の差動対には、前記 一の差動対を構成するトランジスタ対のうちの少なくとも一方のトランジスタと して、並列に接続され、互いに閾値電圧の異なる、複数のトランジスタが配設さ れ、

前記複数のトランジスタの制御端は共通接続され共通接続点は、前記非反転入力端子と前記反転入力端子のうち前記一方のトランジスタの制御端が接続する入力端子とは別の入力端子に接続され、

前記一の差動対に対応する前記負荷回路と、前記一の差動対を駆動する前記電流源との間に、前記複数のトランジスタのそれぞれと直列形態に接続され、制御信号によりオン・オフ制御される複数のスイッチを備え、

前記出力端子を所望の電圧に駆動する駆動期間において、前記複数のスイッチの少なくとも一つをオンとする制御を行う手段を備えている、ことを特徴とする 請求項1記載の駆動回路。

【請求項17】

前記低電位電源側に接続される第3の電流源と、前記第3の電流源で駆動され 、入力端子と前記出力端子とに非反転入力端子と反転入力端子がそれぞれ接続さ れている第1の差動対と、前記第1の差動対の出力対と前記高電位電源間に接続 される第1の負荷回路と、

を備え、前記第1の差動対の出力が前記第1の増幅トランジスタの制御端に入力される第1の差動回路と、

前記高電位電源側に接続される第4の電流源と、前記第4の電流源で駆動され 、前記入力端子と前記出力端子とに非反転入力端子と反転入力端子がそれぞれ接 続され、前記第1の差動対と逆導電型の第2の差動対と、前記第2の差動対の出 力対と前記低電位電源間に接続される第2の負荷回路と、

を備え、前記第2の差動対の出力が前記第2の増幅トランジスタの制御端に入力される第2の差動回路と、

を備え、

前記第1の差動対及び第2の差動対のうちの少なくとも一の差動対には、前記 一の差動対を構成するトランジスタ対のうちの少なくとも一方のトランジスタと

して、並列に接続され、互いに電流駆動能力の異なる、複数のトランジスタが配 設され、

前記複数のトランジスタの制御端は共通接続され共通接続点は、前記非反転入 力端子と前記反転入力端子のうち前記一方のトランジスタの制御端が接続する入 力端子とは別の入力端子に接続され、

前記一の差動対に対応する前記負荷回路と、前記一の差動対を駆動する前記電 流源との間に、前記複数のトランジスタのそれぞれと直列形態に接続され、制御 信号によりオン・オフ制御される複数のスイッチを備え、

前記出力端子を所望の電圧に駆動する駆動期間において、前記複数のスイッチ の少なくとも一つをオンとする制御を行う手段を備えている、ことを特徴とする 請求項1記載の駆動回路。

【請求項18】

前記高電位電源と前記出力端子との間に、前記第1の増幅トランジスタと直列 に接続され、制御信号によりオン・オフされる第1のスイッチと、

前記高電位電源と前記出力端子との間に、前記第1の電流源と直列に接続され 、制御信号によりオン・オフされる第2のスイッチと、

前記低電位電源と前記出力端子との間に、前記第2の増幅トランジスタと直列 に接続され、制御信号によりオン・オフされる第3のスイッチと、

前記低電位電源と前記出力端子との間に、前記第2の電流源と直列に接続され 、制御信号によりオン・オフされる第4のスイッチと、

を備えている、ことを特徴とする請求項16又は17記載の駆動回路。

【請求項19】

入力端子へ供給される入力電圧に対して、前記第1の増幅トランジスタにより 前記出力端子に充電駆動される第1の駆動設定電圧と、前記入力電圧に対して前 記第2の増幅トランジスタにより前記出力端子に放電駆動される第2の駆動設定 電圧と、が互いに異なる電圧レベルとされ、

前記第1の駆動設定電圧と前記第2の駆動設定電圧との間に、前記第1の増幅 トランジスタ及び前記第2の増幅トランジスタがともに動作しない緩衝領域が設 けられている、ことを特徴とする請求項1記載の駆動回路。

【請求項20】

a

前記第1の期間では、前記第1の増幅トランジスタと前記第2の増幅トランジスタとが、ともに活性化可能とされ、

前記第2の期間では、充電駆動及び放電駆動をそれぞれ行う前記第1の増幅トランジスタ及び前記第2の増幅トランジスタのうちいずれか一方の増幅トランジスタと、前記第1の電流源及び第2の電流源のうち前記一方の増幅トランジスタとは逆の駆動を行う電流源と、をともに活性化させて、前記出力端子を所望の電圧に駆動する制御を行う手段を備えている、ことを特徴とする請求項19記載の駆動回路。

【請求項21】

前記緩衝領域の範囲の設定を制御する手段を備えている、ことを特徴とする請求項19記載の駆動回路。

【請求項22】

前記緩衝領域の範囲の設定を制御する手段が、

前記入力端子に供給される入力電圧と前記出力端子の出力電圧とを非反転入力端と反転入力端とからそれぞれ入力し、出力端から前記第1の増幅トランジスタ へ第1の信号を供給する、第1導電型の第1の差動対を含む第1の差動回路と、

前記入力端子に供給される入力電圧と前記出力端子の出力電圧とを非反転入力端と反転入力端とからそれぞれ入力し、出力端から前記第2の増幅トランジスタ へ第2の信号を供給する、第2導電型の第2の差動対を含む第2の差動回路と、 を有し、

少なくとも前記第1の期間において、前記第1の差動対及び/又は前記第2の 差動対は、互いに閾値電圧が異なるか、あるいは、互いに電流駆動能力の異なる 、トランジスタ対で構成されるように制御される、ことを特徴とする請求項21 記載の駆動回路。

【請求項23】

前記第1の差動回路と前記第2の差動回路は、それぞれの非反転入力端子が共通に、駆動回路の入力端子に接続され、それぞれの反転入力端子が共通に、前記出力端子に接続されている、ことを特徴とする請求項4万至6、8万至11のい

ずれか一に記載の駆動回路。

P

【請求項24】

入力端子に供給される入力電圧と前記出力端子の出力電圧とを非反転入力端と 反転入力端とからそれぞれ入力し、出力端から前記第1の増幅トランジスタへ第 1の信号を供給する、第1導電型の第1の差動対を含む第1の差動回路と、

前記入力端子に供給される入力電圧と前記出力端子の出力電圧とを非反転入力端と反転入力端とからそれぞれ入力し、出力端から前記第2の増幅トランジスタ へ第2の信号を供給する、第2導電型の第2の差動対を含む第2の差動回路と、 を有し、

前記第1の差動対及び前記第2の差動対のうちの少なくとも一の差動対は、互いに閾値電圧の互いに異なるトランジスタ対から構成されており、

前記入力端子へ供給される入力電圧に対して前記第1の増幅トランジスタにより前記出力端子に充電駆動される第1の駆動設定電圧と、前記入力電圧に対して前記第2の増幅トランジスタにより前記出力端子に放電駆動される第2の駆動設定電圧と、が互いに異なる電圧レベルとされ、

前記第1の駆動設定電圧と前記第2の駆動設定電圧との間に、前記第1の増幅 トランジスタ及び前記第2の増幅トランジスタがともに動作しない緩衝領域が設けられており、

前記出力端子を所望の電圧に駆動する駆動期間の前記第2の期間において、前記第1の増幅トランジスタを活性とし、前記第2の電流源を活性とし、且つ、前記第2の増幅トランジスタ及び前記第1の電流源をともに非活性とする制御が行われるときに、前記第1の設定駆動電圧が前記所望の電圧と等しくなるように前記入力端子への入力電圧が供給される、ことを特徴とする請求項1記載の駆動回路。

【請求項25】

前記第2の期間において、前記第2の増幅トランジスタを活性とし、前記第1 の電流源を活性とし、且つ、前記第1の増幅トランジスタ及び前記第2の電流源 をともに非活性とする制御が行われるときに、前記第2の設定駆動電圧が前記所 望の電圧と等しくなるように前記入力端子への入力電圧が供給される、ことを特 徴とする請求項24記載の駆動回路。

【請求項26】

表示部の画素に映像信号を供給する複数のデータ線を備え、

請求項1乃至25のいずれか一に記載の駆動回路を、前記データ線を駆動する 回路として備えている表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、容量性負荷を所定の駆動期間内に、所望の電圧に駆動する駆動回路 に関し、特にアクティブマトリクス駆動方式を用いた表示装置の駆動回路の出力 段であるドライバ (バッファ) 部等に好適な駆動回路に関する。

[0002]

【従来の技術】

近年、情報通信技術の発展に伴い携帯電話や携帯情報端末など表示部を有する携帯機器の需要が高まっている。携帯機器は連続使用時間が十分長いことが重要で、液晶表示装置は低消費電力であることから携帯機器の表示部に広く使われている。また液晶表示装置は、従来バックライトを用いた透過型であったが、外光を利用してバックライトを用いない反射型も開発され、更に低電力化が図られている。さらに近年、液晶表示装置は高精細化とともに鮮明な画像表示が求められるようになり、従来の単純マトリクス方式よりも鮮明表示可能なアクティブマトリクス駆動方式の液晶表示装置の需要が高まっている。液晶表示装置の低消費電力化の要求はその駆動回路にも求められ、低消費電力の駆動回路の開発が盛んに行われている。以下アクティブマトリクス駆動方式の液晶表示装置の駆動回路について説明する。

[0003]

一般に、アクティブマトリクス駆動方式を用いた液晶表示装置の表示部は、透明な画素電極及び薄膜トランジスタ(TFT)を配置した半導体基板と、面全体に1つの透明な電極を形成した対向基板と、これら2枚の基板を対向させて間に液晶を封入した構造からなり、スイッチング機能を持つTFTを制御することに

より各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位 差により液晶の透過率を変化させ、容量性を有する液晶がその電位差及び透過率 を所定の期間保持することにより画像を表示するものである。

[0004]

半導体基板上には、各画素電極へ印加する複数のレベル電圧(階調電圧)を送るデータ線と、TFTのスイッチング制御信号を送る走査線とが配線され、データ線は対向基板電極との間に挟まれる液晶の容量や各走査線との交差部に生じる容量などによる容量性負荷となっている。

[0005]

図12は、従来の典型的なアクティブマトリクス型液晶表示装置の回路構成を簡単に示したものである。表示部は、複数の画素を含むが、図12では、簡単のため、表示部801には1画素の等価回路のみが示されている。図12を参照すると、1画素は、ゲート線811と、データ線812と、TFT814と、画素電極815と、液晶容量816と、対向電極817とを備えて構成される。ゲート線811は、ゲート線駆動回路802により駆動され、データ線812は、データ線駆動回路803により駆動される。なおゲート線811及びデータ線812は、通常、1画素行及び1画素列で共有されている。ゲート線811は、1画素行の複数のTFTのゲート電極をなし、データ線812は1画素列の複数のTFTのドレイン(又はソース)に接続され、1画素のTFTのソース(又はドレイン)は画素電極815に接続されている。

[0006]

各画素電極への階調電圧の印加はデータ線を介して行われ、1フレーム期間(1/60秒程度)にデータ線につながる全ての画素へ階調電圧の書込みが行われるため、データ線駆動回路は容量性負荷であるデータ線を高い電圧精度で高速に駆動しなければならない。

[0007]

このように、データ線駆動回路は、容量性負荷であるデータ線を高い電圧精度 で高速に駆動する必要があり、さらに携帯機器用途については低消費電力である ことが求められる。このような要求を満たす従来のデータ線駆動回路として、例 えば図13に示すような駆動回路が提案されている (例えば特許文献1参照)。

[0008]

【特許文献1】

特開2002-055659号公報(第8-10頁、第1図)

[0009]

図13を参照すると、この駆動回路は、予備充放電回路920と出力回路910で構成され、予備充放電回920は放電作用を有する第1定電流回路932と充電手段931とを含む第1出力段930と、充電作用を有する第2定電流回路942と放電手段941とを含む第2出力段940を備えている。また充電手段931及び放電手段941はそれぞれ第1差動回路921、第2差動回路922の出力が入力されている。図13に示した駆動回路は、所望の電圧を駆動する駆動期間において、予備充放電回路920により所望の電圧付近まで駆動した後に、出力回路910で高精度に駆動する。

$[0\ 0\ 1\ 0]$

図13に示した駆動回路の特徴は、帰還型増幅回路の予備充放電回路920において、高速動作及び低消費電力化を図るため、位相補償容量を設けない構成としたことである。そのために予備充放電回路920の差動回路921、922及び第1出力段930及び第2出力段940それぞれが定電流回路を備え、予備充放電回路920のアイドリング電流を各定電流回路で制御し、十分小さい電流に設定することにより低消費電力を図っている。また位相補償容量を設けないことで発振がおきやすくなるが、第1出力段930と第2出力段940は、どちらか一方が動作するときは他方が非動作となるように制御し、第1定電流回路932及び第2定電流回路942の電流を十分小さく設定することにより、発振を小さく抑えて出力安定化を図っている。また図13に示した駆動回路は、位相補償容量を設けないことで、十分小さなアイドリング電流で高速動作を可能としている。さらに、図13に示した駆動回路において、第1出力段930と第2出力段940の動作を1データ期間にそれぞれ行う場合には、ダイナミックレンジを電源電圧範囲内にまで広げた駆動も可能にしている。ダイナミックレンジを電源電圧

電力に効果的な手段で、他にも様々な駆動回路が提案されている。構成が簡単で 省面積な駆動回路として、例えば図14に示すような駆動回路が提案されている (例えば特許文献2参照)。

 $[0\ 0\ 1\ 1]$

【特許文献2】

特開平9-130171号公報(第10頁、第5図)

 $[0\ 0\ 1\ 2]$

図14は、増幅回路620及び増幅回路630を組み合わせて構成した演算増幅器である。なお、上記特許文献2では、増幅回路620及び増幅回路630は、第1、第2の入力端子の差動入力電圧を差動増幅する構成とされているが、図14では、後述する本発明との比較のため、入力電圧Vinを電流増幅して出力端子2に出力する非反転増幅型のボルテージフォロワ構成として示してある。

[0013]

増幅回路620は、差動部が電流源をなすトランジスタ625によって駆動されるnチャネル差動対623、624の出力対にpチャネルカレントミラー回路621、622が負荷回路として接続された構成で、出力段が高電位電源VDDと出力端子2との間に接続されたpチャネルトランジスタ641と低電位電源VSSと出力端子2との間に接続された負荷642から構成されている。そして、差動部の出力端をなすトランジスタ621のドレインとトランジスタ623のドレインの接続ノードと、pチャネルトランジスタ101のゲート端子とが接続される。nチャネル差動対623、624のそれぞれのゲート端子は、非反転入力端及び反転入力端をなし、nチャネル差動対623、624のそれぞれのゲート端子は、入力端子1及び出力端子2に接続されている。またトランジスタ625と負荷642はバイアス電圧VF1が入力されている。

 $[0\ 0\ 1\ 4]$

一方、増幅回路630は、差動部が電流源をなすトランジスタ635によって 駆動されるpチャネル差動対633、634の出力対にnチャネルカレントミラー回路631、632が負荷回路として接続された構成よりなり、出力段が低電 位電源VSSと出力端子2との間に接続されたnチャネルトランジスタ651と 高電位電源VDDと出力端子2との間に接続された負荷652から構成されている。そして、差動部の出力端をなすトランジスタ631のドレインと、トランジスタ633のドレインの接続ノードと、nチャネルトランジスタ651のゲート端子とが接続される。pチャネル差動対633、634のそれぞれのゲート端子は、非反転入力端及び反転入力端をなし、pチャネル差動対633、634のそれぞれのゲート端子は、入力端子1及び出力端子2に接続されている。またトランジスタ635と負荷652はバイアス電圧VF2が入力されている。

$[0\ 0\ 1\ 5]$

図14の演算増幅器は、負荷642、652を所定の抵抗値をもつ負荷として作用させることにより、ダイナミックレンジを電源電圧範囲内にまで広げるようにしたものである。具体的には、入力電圧Vinがnチャネル差動対623、624が動作しない低電位電源VSS付近の場合に、負荷652が高電位電源VDDと出力端子2との間に電流経路を形成することにより、増幅回路630の動作によって出力端子を電圧Vinに駆動する。また入力電圧Vinがpチャネル差動対633、634が動作しない高電位電源VDD付近の場合に、負荷642が低電位電源VSSと出力端子2との間に電流経路を形成することにより、増幅回路620の動作によって出力端子を電圧Vinに駆動する。また、入力電圧Vinがnチャネル差動対623、624およびpチャネル差動対633、634が共に動作する電圧範囲では、増幅回路620、630が共に動作して出力端子を電圧Vinに駆動する。図14は、以上のような原理で動作範囲を電源電圧範囲内に広げた演算増幅器である。

[0016]

また、本発明に関連する技術として、図15に示すような電源回路として用いる差動増幅器が知られている(例えば特許文献3参照)。

 $[0\ 0\ 1\ 7]$

【特許文献3】

特開2001-284988号公報(第7頁、第2図)

[0018]

図15に示した差動増幅装置は、図14と同様のボルテージフォロワ回路であ

り、増幅回路720及び増幅回路730を組み合わせて構成した差動増幅器である。

[0019]

増幅回路720は、差動部が定電流源725によって駆動されるnチャネル差動対トランジスタ723、724の出力対に、pチャネルカレントミラー回路721、722が負荷回路として接続された構成で、出力段が高電位電源VDDと出力端子2との間に接続されたpチャネルトランジスタ711から構成されている。そして、差動部の出力端をなすトランジスタ721のドレインとトランジスタ723のドレインの接続ノードと、pチャネルトランジスタ711のゲート端子とが接続される。nチャネル差動対723、724のそれぞれのゲート端子は、非反転入力端及び反転入力端をなし、トランジスタ723のゲート端子は入力端子1に接続され、トランジスタ724のゲート端子は抵抗R1を介して出力端子2に接続されている。またトランジスタ724、711のそれぞれのゲート端子の間に容量C1が接続されている。

[0020]

一方、増幅回路730は、差動部が定電流源735によって駆動されるpチャネル差動対733、734の出力対にnチャネルカレントミラー回路731、732が負荷回路として接続された構成よりなり、出力段が低電位電源VSSと出力端子2との間に接続されたnチャネルトランジスタ712から構成されている。そして、差動部の出力端をなすトランジスタ731のドレインと、トランジスタ733のドレインの接続ノードと、nチャネルトランジスタ712のゲート端子とが接続される。pチャネル差動対733、734のそれぞれのゲート端子は、非反転入力端及び反転入力端をなし、トランジスタ733のゲート端子は入力端子1に接続され、トランジスタ734のゲート端子は、抵抗R2を介して出力端子2に接続されている。またトランジスタ734、712のそれぞれのゲート端子の間に容量C2が接続されている。なお、増幅回路720、730の円金C1、C2および抵抗R1、R2は位相補償を行うために設けられ、増幅回路720、730の出力安定化を図っている。

[0021]

図15に示した差動増幅器の特徴は、差動対をなすトランジスタ対723、7 24間、または差動対をなすトランジスタ対733、734間で異なる能力に設 計し入力電圧Vinに対して増幅回路720または730が出力オフセットを持 たせるようにしたことである。そして、設定した出力オフセットの範囲内で電圧 Vinを出力する電源回路として利用している。具体的には、差動対をなすトラ ンジスタ間の素子サイズ(チャネル幅、あるいはゲート長)を変えることで差動 対をなすトランジスタのそれぞれのドレイン電流が異なり、ゲート・ソース間電 圧が異なることで出力オフセットを発生させている。共通入力電圧VINを増幅 回路(差動増幅回路) 720と730に入力し、増幅回路(差動増幅回路) 72 0、730を構成するトランジスタ対に能力差をつけ、増幅回路(差動増幅回路) 720では、第1の出力電圧VOUT1を出力電圧VOUTとするように動作 し、増幅回路(差動増幅回路)730では、第2の出力電圧VOUT2を出力電 圧VOUTとするように動作する。すなわち、増幅回路720の出力オフセット が電圧Vinに対して正となるように設定し、増幅回路730の出力オフセット が電圧Vinに対して負となるように設定した場合トランジスタ711、712 に流れる貫通電流が減り、低消費電力の電源回路を構成することが可能である。

[0022]

【発明が解決しようとする課題】

しかしながら、図13に示した駆動回路は、第1出力段930と第2出力段940は、どちらか一方が動作するときは他方が非動作となるように制御するため、所望の電圧に駆動するためには、予備充放電期間を2段階に分けて、第1出力段930を動作させる予備充電期間と、第2出力段940を動作させる予備放電期間を設けなければならない。このため、充電動作と放電動作とで、所望の電圧付近まで駆動される時間が異なる。その一例を示すものとして、図16を参照する。

[0023]

図 16 は、図 13 の駆動回路の出力電圧波形図において、V i n 2 からV i n 1 に駆動したときの波形(電圧波形 1)と、V i n 1 からV i n 2 に駆動したときの波形(電圧波形 2)を示している。

[0024]

s) e

図16より、電圧波形1は、駆動期間開始直後の第1出力段930を動作させる予備充電期間開始とともに、速やかにターゲット電圧(Vin1)付近に駆動されるが、電圧波形2は、予備充電期間で電圧変動はせず、第2出力段940を動作させる予備放電期間開始とともに、ターゲット電圧(Vin2)付近に駆動される。すなわち、図16に示す例では、電圧波形2は電圧波形1に比べて、予備充電期間だけ、ターゲット電圧付近に駆動される時間が遅れる。

[0025]

近年、携帯機器の液晶表示装置は、解像度や画面サイズも増加の傾向にあり、それによってデータ線容量の増加や1データ駆動期間も短くなってきている。また、表示部のTFTがアモルファスシリコンTFTの場合、TFTの電荷移動度が低いため、TFTがオン状態となってデータ線に駆動された電圧が画素電極に書き込まれるまでに、ある程度の時間を要する。したがって、鮮明な表示を行うためには、1データ駆動期間内に画素電極をターゲット電圧に駆動する、ことが必要とされる。このため、データ線を、1データ駆動期間の開始後、できるだけ速やかに、ターゲット電圧付近まで駆動しておくことが必要とされる。

[0026]

以上より、液晶表示装置の画面サイズの増加や高解像度化に対して、図13に示すように、2段階で予備充放電駆動を行う駆動回路では、予備充電期間及び予備放電期間もそれぞれ長くする必要があり、データ線をターゲット電圧付近に駆動するまでに、時間を要する場合があり、画素電極への書き込みが十分できない、という課題がある。

[0027]

一方、図14に示す演算増幅器を携帯機器用液晶表示装置の駆動回路に用いた場合には、回路構成が簡素でダイナミックレンジも電源電圧範囲と等しく、比較的省面積で低消費電力である。しかし、入力電圧Vinがnチャネル差動対623、624およびpチャネル差動対633、634が共に動作する電圧範囲では、増幅回路620の高い充電能力と、増幅回路630の高い放電能力が共に動作可能であるため、位相補償手段を設けないと容易に発振してしまう、という課題

がある。実際の回路では、例えば図14に示したような、帰還構成の場合、回路を構成する素子の寄生容量などにより、出力電圧の変化が入力に伝わるまでの応答遅延があり、オーバーシュートやアンダーシュートが発生して、特に高駆動能力の増幅回路や帰還型増幅回路では、十分大きな容量値の位相補償容量が設けられていない場合、容易に発振する。また一般的な演算増幅回路では、nチャネル差動対623、624およびpチャネル差動対633、634はそれぞれ差動対をなすトランジスタ同士が同じ特性の素子で構成されている。

[0028]

実際の回路では、差動対をなすトランジスタ同士の特性がわずかにずれることもあり、それによって発振が生じる場合もあり、通常位相補償容量を設けている。しかしながら、位相補償容量を設けた場合には、速やかな駆動を行うためには位相補償容量の充放電を速やかに行うための十分なアイドリング電流を必要とする。したがって位相補償容量を設けた場合には、消費電力が増加する、という課題が生じる。

[0029]

また、図15に示した差動増幅器を携帯機器用液晶表示装置の駆動回路に用いた場合について考察する。図15に示した差動増幅回路は、差動対723、724および差動対733、734が共に動作可能な範囲でしか動作しないため、電源電圧範囲に対してダイナミックレンジが狭く、一定の範囲のダイナミックレンジを確保する場合には消費電力が高くなる、という課題がある。

[0030]

これに対して、図14に示した負荷642と負荷652のような所定の抵抗値をもつ負荷を備えることにより、図15に示した差動増幅回路のダイナミックレンジを、電源電圧範囲内に広げることもできるが、しかしながら、その場合、正確な駆動ができない、という課題が残る。これは、図15に示した差動増幅回路が、入力電圧Vinに対して増幅回路720または増幅回路730のどちらか一方は必ず出力オフセットを生じる構成であることが原因である。具体的には、図15に示した差動増幅回路において、入力電圧Vinがnチャネル差動対723、724が動作しない低電位電源VSS付近の場合や、入力電圧Vinがpチャ

ネル差動対733、734が動作しない高電位電源VDD付近の場合に、増幅回路720または増幅回路730の単独動作によって出力端子2を電圧Vinに駆動しなければならない。このように、図15に示した差動増幅回路は、出力オフセットを生じる増幅回路が単独で駆動する領域では、正確(高精度)な駆動を行うことができない、という課題がある。

$[0\ 0\ 3\ 1]$

したがって、本発明は上記課題に鑑みてなされたものであって、その目的は、 容量性負荷を速やかに所望の電圧に駆動するとともに、広ダイナミックレンジを 持ち、低消費電力で高精度出力、さらには省面積を実現する駆動回路を提供する ことにある。

[0032]

【課題を解決するための手段】

上記目的を達成するため、本発明の1つのアスペクトに係る駆動回路は、出力端子と高電位電源との間に並列に配置され、前記出力端子の充電作用を行う第1の増幅トランジスタ及び第1の電流源と、前記出力端子と低電位電源との間に並列に配置され、前記出力端子の放電作用を行う第2の増幅トランジスタ及び第2の電流源と、を備え、前記出力端子を所望の電圧に駆動する駆動期間が少なくとも第1の期間と第2の期間とから構成されており、前記第1の期間において、前記第1の増幅トランジスタ及び前記第2の増幅トランジスタを共に活性とし、

前記第2の期間において、前記第1の増幅トランジスタ及び前記第2の増幅トランジスタのうちの一方の増幅トランジスタを活性とし、他方の増幅トランジスタを非活性とする、ように制御する切替制御手段を備えている。かかる構成により、本発明によれば、位相補償容量を設けない構成でも低消費電力で速やかに出力端子を所望の電圧に駆動することができる。また、電源電圧範囲に等しいダイナミックレンジも実現可能である。

[0033]

また本発明においては、前記第1の期間において、前記第1の増幅トランジスタにより充電駆動される第1の設定駆動電圧が、前記第2の増幅トランジスタにより放電駆動される第2の設定駆動電圧よりも低電位とされる。かかる構成によ

り、本発明によれば、前記第1の増幅トランジスタおよび前記第2の増幅トランジスタが共に動作しない緩衝領域が所望の電圧近傍に設けられ、これが出力端子を所望の電圧に駆動するときのオーバーシュートやアンダーシュートを抑制し、位相補償容量の代用を果たしている。

[0034]

また本発明では、前記第2の期間において、非活性とする増幅トランジスタと 並列に接続された電流源を活性とする。

[0035]

さらに本発明においては、前記第1の増幅トランジスタにより充電駆動される 第1の設定駆動電圧が、前記第2の増幅トランジスタにより放電駆動される第2 の設定駆動電圧よりも低電位とするための構成として、非反転入力端子と反転入 力端子からの入力信号電圧を差動入力する第1の差動対を含み、前記第1の差動 対の出力を前記第1の増幅トランジスタの制御端に入力する第1の差動回路と、 非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対 を含み、前記第2の差動対の出力を前記第2の増幅トランジスタの制御端に入力 する第2の差動回路と、を備え、前記第1の差動対及び前記第2の差動対のうち 少なくとも一方が、閾値電圧の異なるトランジスタ対で構成してもよい。

[0036]

さらに、本発明においては、前記第1の増幅トランジスタにより充電駆動される第1の設定駆動電圧が、前記第2の増幅トランジスタにより放電駆動される第2の設定駆動電圧よりも低電位とするための構成として、非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第1の差動対を含み、前記第1の差動対の出力を前記第1の増幅トランジスタの制御端に入力する第1の差動回路と、非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第2の差動対を含み、前記第2の差動対の出力を前記第2の増幅トランジスタの制御端に入力する第2の差動対の出力を前記第2の増幅トランジスタの制御端に入力する第2の差動対の出力を前記第2の差動対のうちの少なくとも一の差動対は、差動対トランジスタの一方が、並列に接続され制御端も共通接続された閾値電圧、または、電流駆動能力の異なる複数のトランジスタで構成され、複数のトランジスタの少なくとも一つを活性とする制御手段を備えた構成と

してもよい。

[0037]

【発明の実施の形態】

本発明の駆動回路の原理・作用について以下に説明する。なお、以下では、液 晶表示装置のデータ線などの容量性負荷を所定の期間内に所望の電圧に駆動する 駆動回路に本発明を適用した実施の形態について図面を参照して説明する。

[0038]

本発明は、低消費電力及び高速動作を可能にするため、位相補償容量をもたない、もしくは十分小さな位相補償容量だけを備えた駆動回路であり、本実施の形態では、発振を抑え高速動作を実現するための構成及び制御と、それによる作用と効果について説明する。

[0039]

図1は、本発明に係る駆動回路の第1の実施の形態の構成を示す図である。図1に示す駆動回路において、回路10は、本発明に係る基本構成を表している。回路10は、出力端子2の充電駆動を行うpチャネルトランジスタ101及びスイッチ151が、出力端子2と高電位電源VDD間に直列形態に接続されており、トランジスタ101とスイッチ151の直列回路とは並列に、定電流源103及びスイッチ153が、出力端子2と高電位電源VDD間に直列形態に接続されている。出力端子2の放電駆動を行うnチャネルトランジスタ102及びスイッチ152が出力端子2と低電位電源VSS間に直列形態に接続されており、トランジスタ102とスイッチ152の直列回路とは並列に、定電流源104及びスイッチ154が出力端子2と低電位電源VSS間に直列形態に接続されている。

[0040]

図1に示す回路構成においては、pチャネルトランジスタ101及びnチャネルトランジスタ102の動作制御を行う回路として、第1差動回路20及び第2差動回路30が設けられている。

[0041]

第1差動回路20は、入力端子1に印加される入力電圧Vinと、出力端子2の出力電圧Voutとを差動入力とし、第1差動回路20の出力は、pチャネル

トランジスタ101の制御端(ゲート端子)に入力される。

[0042]

第2差動回路30は、入力電圧Vinと出力電圧Voutとを差動入力とし、 第2差動回路30の出力はnチャネルトランジスタ102の制御端に入力される 。すなわち、第1差動回路20とpチャネルトランジスタ101とが、出力端子 3の充電動作を行う帰還型増幅回路をなし、第2差動回路30とnチャネルトランジスタ102とが出力端子2の放電動作を行う帰還型増幅回路をなしている。

[0043]

出力端子 2 には、出力電圧 V o u t e して、入力電圧 V i e に応じた電圧が出力される。

$[0\ 0\ 4\ 4]$

スイッチ151、152、153、154は、それぞれの一端に接続するpチャネルトランジスタ101、nチャネルトランジスタ102、定電流源103、104の活性と非活性を制御し、対応するスイッチがオンのときに、活性(動作可能)、オフのときに非活性(動作停止)となる。

[0045]

なお、pチャネルトランジスタ101、nチャネルトランジスタ102、定電流源103、104のそれぞれの活性、非活性の制御方法は、上記直列形態に挿入したスイッチ以外の構成でも可能である。

[0046]

出力端子2を所望の電圧に駆動する1データ駆動期間において、pチャネルトランジスタ101及びnチャネルトランジスタ102を共に活性とする第1の期間と、pチャネルトランジスタ101またはnチャネルトランジスタ102の一方を活性とし、他方を非活性とする第2の期間とを設ける。

[0047]

また第2の期間において、非活性としたトランジスタと並列に接続された定電 流源を活性とする。

[0048]

これにより、第1の期間開始とともに、pチャネルトランジスタ101または

n チャネルトランジスタ 1 0 2 が動作し、出力端子が入力電圧 V i n に応じた電圧に速やかに駆動される。そして、入力電圧 V i n を所望の電圧に応じて設定すれば、第 2 の期間で、所望の電圧に高精度に駆動することが可能となる。

[0049]

より具体的には、回路10は、図2に一覧で示すように制御される。図2は、図1のpチャネルトランジスタ101、定電流源103、nチャネルトランジスタ102、定電流源104のそれぞれについて、データ駆動期間における、活性、非活性の制御を表形式で示している。

[0050]

所望の電圧を駆動する1データ駆動期間における制御は、2種類あり、第1データ駆動期間と第2データ駆動期間で示す。それぞれのデータ駆動期間とも、第1の期間では、pチャネルトランジスタ101及びnチャネルトランジスタ102を共に活性とし、出力端子2を入力電圧Vinに応じた電圧まで速やかに駆動する。

[0051]

このとき、定電流源103、104は、電流を十分小さく設定すれば、駆動能力は小さいことから、活性でも非活性であってもよいが、消費電力を抑えるためには、非活性に制御することが望ましい。

[0052]

一方、それぞれのデータ駆動期間の第2の期間の制御は異なる。第1データ駆動期間の第2の期間では、pチャネルトランジスタ101と定電流源104を活性とし、nチャネルトランジスタ102と定電流源103を非活性とする。

[0053]

また第2データ駆動期間の第2の期間では、pチャネルトランジスタ101と 定電流源104を非活性とし、nチャネルトランジスタ102と定電流源103 を活性とする。すなわち、第2の期間では、充電駆動または放電駆動のいずれか を行う増幅トランジスタと、その逆の駆動を行う定電流源が活性とされる。そし て、定電流源を十分小さい電流に設定することにより、低消費電力化とともに出 力安定化も図ることができる。また、回路10は、所望の電圧に応じて第1デー タ駆動期間または第2データ駆動期間のいずれか最適な制御を選択することにより、電源電圧範囲内の全領域で動作させることが可能である。したがって、本発明の駆動回路は、電源電圧範囲に等しいダイナミックレンジをもつことができる

[0054]

なお、第2の期間における出力安定化の作用は、充電と放電の一方の能力を十分小さくすると、能力を下げたほうの動作が遅くなるため発振が抑えられる原理を利用している。

[0055]

なお、本発明では、1データ駆動期間の第1の期間で、pチャネルトランジスタ101及びnチャネルトランジスタ102を同時に動作可能としている。

[0056]

前記特許文献1に記載された構成では、図13の充電手段931と、放電手段941を同時に動作可能とすると、大きく発振してしまう可能性がある。このため、図16のように、予備充放電期間を、2段階に分けて、充電手段931と放電手段941の動作を同時に行わないようにしている。

[0057]

これに対して、本発明では、入力電圧Vinに対してpチャネルトランジスタ 1 0 1 により充電駆動される第 1 の設定駆動電圧V 1 が、入力電圧Vinに対してnチャネルトランジスタ 1 0 2 により放電駆動される第 2 の設定駆動電圧V 2 よりも低電位となるように制御する。これにより、第 1 の増幅トランジスタ 1 0 1 および第 2 の増幅トランジスタ 1 0 2 が共に動作しない緩衝領域が所望の電圧近傍に設けられ、これが出力端子 2 を所望の電圧に駆動するときのオーバーシュートやアンダーシュートを抑制し、位相補償容量の代用を果たす。したがって第 1 の期間で、pチャネルトランジスタ 1 0 1 及び n チャネルトランジスタ 1 0 2 を同時に動作可能としても、発振を防ぐことができる。

[0058]

本発明における上記制御の作用効果について、図3に示した電圧波形図を参照 して説明する。図3は、図2の第1データ駆動期間における制御により、低電位 の出力端子を高電位の所望の電圧(ターゲット電圧)に駆動したときの出力電圧 波形を示す図である。図3(A)は、本発明と比較するための比較例であり、p チャネルトランジスタ101及びnチャネルトランジスタ102のそれぞれの設定駆動電圧が所望の電圧に等しい場合の例である。図3(B)は、図1及び図2を参照して説明した第1の実施の形態の出力電圧波形であり、pチャネルトランジスタ101の設定駆動電圧V1が、nチャネルトランジスタ102の設定駆動電圧V2よりも低電位である例を示している。

[0059]

はじめに図3(A)における作用を説明する。図3(A)に示す例では、pチャネルトランジスタ101は、低電位の出力端子を所望の電圧まで充電動作が可能であり、nチャネルトランジスタ102は高電位の出力端子を所望の電圧まで充電動作が可能である。図3(A)に示す例では、第1の期間の開始時に、出力端子電圧は低電位状態にあるため、まずpチャネルトランジスタ101により、所望の電圧まで充電される。しかしながら、実際の回路では、例えば図1に示したような、帰還構成の場合、回路を構成する素子の寄生容量などにより、出力電圧の変化が入力に伝わるまでの応答遅延があり、オーバーシュートが生じることが多い。オーバーシュートが生じると、今度は、nチャネルトランジスタ102が動作し、オーバーシュートした出力電圧を、所望の電圧まで引き下げる。ここでも、やはり、応答遅延があるためアンダーシュートを生じる。

[0060]

このようなオーバーシュートやアンダーシュートは、pチャネルトランジスタ 101の充電能力や、nチャネルトランジスタ102の放電能力が高いほど大き く、高駆動能力の増幅回路や帰還型増幅回路では、十分大きな容量値の位相補償 容量が設けられていない場合、容易に、発振する。

$[0\ 0\ 6\ 1]$

したがって、図3 (A) では、第1の期間で、出力電圧が所望の電圧を中心として、大きな振動を生じる。そして、図3 (A) には、出力電圧が高電位側に大きく変化したときに、第1の期間から第2の期間に切り替わる例が示されている

[0062]

第2の期間では、pチャネルトランジスタ101と定電流源104が活性(動作可能)で、nチャネルトランジスタ102と定電流源104は非活性とされている。

[0063]

第2の期間では、出力電圧が所望の電圧よりも高い場合、pチャネルトランジスタ101は動作せず、定電流源104により、出力電圧が所望の電圧まで引き下げられる。このとき、定電流源104の電流が十分小さいと、出力電圧が所望の電圧に到達するまでに時間がかかり、高速駆動を実現することはできない。

[0064]

すなわち第1の期間でpチャネルトランジスタ101及びnチャネルトランジスタ102の設定駆動電圧が等しいと、出力電圧が大きな振動を生じ、第2の期間で出力電圧を所望の電圧まで変化させるのに時間がかかる場合があり、その結果、高速駆動は困難となる。

[0065]

一方、図3(B)に示す例では、p チャネルトランジスタ101の設定駆動電 EV1がn チャネルトランジスタ102の設定駆動電圧V2 よりも低電位に制御 されている。すなわち、p チャネルトランジスタ101は、低電位の出力端子を 電圧V1 まで充電動作が可能とされ、n チャネルトランジスタ102は、高電位の出力端子を電圧V2 (V1 < V2) まで放電動作が可能とされる。したがって 電圧V1 とV2 の間は、p チャネルトランジスタ101、及びn チャネルトランジスタ102がともに動作しない緩衝領域となる。なお、図3(B)では、電圧V1 が、所望の電圧(ターゲット電圧)と一致するように設定された例が示されている。なお、電圧V1 のかわりに、電圧V2 が所望の電圧と一致するように設定してもよいことは勿論である。

[0066]

図3 (B) に示す例において、第1の期間の開始時に、出力端子は低電位状態にあるため、まず、pチャネルトランジスタ101により、所望の電圧 (= V1) まで、充電される。図1に示すような帰還構成の場合、応答遅延によって出力

電圧のオーバーシュートが生じる。オーバーシュートが生じると、今度は、nチャネルトランジスタ102が動作し、オーバーシュートした出力電圧を電圧V2まで引き下げる。

[0067]

ここでも、やはり、応答遅延があるため、出力電圧にアンダーシュートを生じるが、電圧V1とV2の間の緩衝領域では、アンダーシュートは弱まる。

[0068]

さらに、出力電圧Voutが電圧V1より低い電圧までアンダーシュートすると、再び、pチャネルトランジスタ101による充電動作が始まるが、電圧V1とV2の緩衝領域で、オーバーシュートは弱まる。そして、出力電圧は、最終的には、電圧V1とV2の間の緩衝領域内で安定する。

[0069]

そのため、第2の期間では、電圧V1とV2の間の出力電圧を、定電流源10 4の放電作用により駆動する。

[0070]

電圧V1とV2の間の緩衝領域を、比較的小さく設定することで、定電流源104の電流が十分小さくても、出力電圧を速やかに所望の電圧まで引き下げることができる。

$[0\ 0\ 7\ 1]$

このようにして、図3 (B) に示す例では、図3 (A) に示す例よりも、高速 駆動が可能である。

[0072]

上記のとおり、本発明においては、pチャネルトランジスタ101の設定駆動電圧V1をnチャネルトランジスタ102の設定駆動電圧V2よりも低電位とし、電圧V1とV2の間の緩衝領域を、発振を速やかに抑制できる最小限の電位差に設定することで、第1の期間においてpチャネルトランジスタ101及びnチャネルトランジスタ102を同時に動作可能としても、発振を生じることなく、出力端子を入力電圧Vinに応じた電圧まで、速やかに駆動することができる。

[0073]

そして、入力電圧Vinを、所望の電圧に応じて制御することで、第2の期間において、出力電圧を、高精度に、所望の電圧に変化させることができる。

[0074]

すなわち、本発明においては、緩衝領域を設けたことにより発振抑制できるため、図1のような帰還型増幅回路の構成においても、位相補償容量を十分小さく抑え、または位相補償容量を設けない構成とすることも可能である。そのため、位相補償容量を高速充放電するための電流を縮減することができ、定電流源103、104を含めたアイドリング電流を十分小さく設定したとしても、高速動作が可能であり、且つ、低消費電力化を実現できる。

[0075]

また薄膜トランジスタ集積回路では、比較的面積の大きい位相補償容量が、本 発明では、容量値を小さくできるため、省面積化も実現することができる。

[0076]

【実施例】

上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施 例について図面を参照して説明する。

[0077]

「第1実施例]

図4は、本発明の第1の実施例の駆動回路の構成を示す図であり、図1の駆動回路における第1の差動回路20及び第2の差動回路30の具体例を示す図である。以下、第1、第2の差動回路20及び30の構成について説明する。第1の差動回路20は、定電流源209によって駆動されるnチャネル差動対トランジスタ203、204と、差動対トランジスタの出力対に接続され、差動対の負荷回路をなすpチャネルトランジスタ201、202よりなるカレントミラー回路を備えている。より具体的には、定電流源209は、一端が低電位電源VSSに接続され、他端が差動対をなすnチャネルトランジスタ203、204の共通ソースと接続される。カレントミラー回路は、pチャネルトランジスタ201、202よりなり、それぞれのソースが高電位電源VDDと接続され、pチャネルトランジスタ202はダイオード接続され、そのドレイン(ゲート)は、nチャネ

ルトランジスタ204のドレインと接続される。 p チャネルトランジスタ201は、ゲートが p チャネルトランジスタ202のゲートと共通接続され、そのドレインは n チャネルトランジスタ203のドレインと接続される。そしてトランジスタ201、203の接続ノードが差動回路20の出力端をなし、 p チャネルトランジスタ101のゲートと接続されている。 n チャネル差動対トランジスタ203、204のそれぞれのゲート端子(制御端子)は、差動回路の非反転入力端及び反転入力端を構成しており、 n チャネル差動対トランジスタ203、204のゲートには、入力端子1及び出力端子2がそれぞれ接続される。

[0078]

一方、第2の差動回路30において、定電流源309によって駆動されるpチャネル差動対トランジスタ303、304の出力対に、nチャネルトランジスタ301、302が負荷回路として接続されている。より具体的には、定電流源309は、一端が高電位電源VDDに接続され、他端が差動対をなすpチャネルトランジスタ303、304の共通ソースと接続される。差動対の能動負荷をなすカレントミラー回路は、nチャネルトランジスタ301、302よりなり、それぞれのソースが低電位電源VSSと接続される。nチャネルトランジスタ302はダイオード接続され、そのドレイン(ゲート)は、pチャネルトランジスタ304のドレインと接続される。一方、nチャネルトランジスタ301は、ゲートがnチャネルトランジスタ302のゲートと共通接続され、そのドレインはpチャネルトランジスタ303のドレインと接続される。そして、トランジスタ301、303の接続ノードが差動回路30の出力端をなし、nチャネルトランジスタ102のゲートと接続されている

[0079]

pチャネル差動対トランジスタ303、304のゲートは、それぞれ、非反転入力端及び反転入力端をなし、pチャネル差動対トランジスタ303、304のゲートは、それぞれ入力端子1及び出力端子2が接続される。

[0080]

本実施例では、pチャネルトランジスタ101の設定駆動電圧V1がnチャネ

ルトランジスタ102の設定駆動電圧V2よりも低電位に制御される構成として、nチャネル差動対203、204、及びpチャネル差動対303、304のいずれか一方が、閾値電圧の異なるトランジスタで対をなすように設定している。

[0081]

その具体例を図5に、表形式で示す。図5は、nチャネル差動対203、204、及び、pチャネル差動対303、304の閾値電圧Vthと、安定状態におけるドレイン・ソース間電流Idsの関係について4種類の設定を一覧で示したものである。なお、Vth及びIdsの後につく番号は、図4のトランジスタの参照番号を表している。

[0082]

図5を参照すると、①の例では、nチャネル差動対203、204は、それぞれの閾値電圧Vth203、Vth204、ドレイン・ソース間電流Ids203、Ids204について、

V t h 2 0 3 > V t h 2 0 4,

I d s 2 0 3 = I d s 2 0 4

に設定され、pチャネル差動対303、304は、それぞれの閾値電圧Vth 303、Vth404、ドレイン・ソース間電流Ids303、Ids304に ついて、

V t h 3 0 3 = V t h 3 0 4

I d s 3 0 3 = I d s 3 0 4

と設定されている。

[0083]

なお、入力端子1への入力電圧をVin、そのときにpチャネルトランジスタ 101により、出力端子2に充電駆動される駆動設定電圧をV1、nチャネルトランジスタ102により出力端子2に放電駆動される駆動設定電圧をV2とする

[0084]

また、nチャネル差動対203、204のそれぞれのトランジスタ特性を図6に示す。図6は、図4のトランジスタ203、204のゲート・ソース間電圧V

gsに対するドレイン・ソース間電流 Idsのそれぞれの特性(V-I特性)を示している。

[0085]

トランジスタ203の特性は、トランジスタ204の特性から、閾値電圧の差分(Vth203-Vth204)だけずれている。なお、Vgsは、ソースに対する制御端(ゲート端子)の電位とし、Idsは、ドレインからソースに流れる電流である。

[0086]

図6を参照すると、①の場合、nチャネル差動対203、204のゲート・ソース間電圧Vgs203及びVgs204は、

V g s 2 0 3 > V g s 2 0 4

であり、その差分

(Vgs203-Vgs204)

は、閾値電圧の差分

(V t h 2 0 3 - V t h 2 0 4)

とほぼ等しい。

[0087]

入力電圧V i n と第1の駆動設定電圧V1の関係は、ゲート・ソース間電圧Vg s 203とVg s 204の関係と同じであることから、

V i n > V 1

であり、その差分

(V i n - V 1)

も、閾値電圧の差分

(V t h 2 0 3 - V t h 2 0 4)

とほぼ等しい。

[0088]

したがって、第1の駆動設定電圧V1は、nチャネル差動対203、204の 閾値電圧、及び、ドレイン・ソース間電流の制御によって調整が可能である。

[0089]

一方、pチャネル差動対303、304のゲート・ソース間電圧Vgs303 及びVgs304は、

V g s 3 0 3 = V g s 3 0 4

で、

V 2 = V i n

となる。

[0090]

第2の駆動設定電圧V2も、第1の駆動設定電圧V1と同様に、閾値電圧及び ドレイン・ソース間電流の制御によって調整が可能であることは勿論である。

[0091]

したがって、図5の①のように設定することにより、pチャネルトランジスタ 101、nチャネルトランジスタ102ともに動作しない緩衝領域を、V1とV 2 (= Vin) の間に設けることができる。なお、Ids203、Ids204 及びIds303、Ids304の制御は、それぞれカレントミラー回路201、202及びカレントミラー回路301、302のトランジスタペア間の閾値電圧やサイズを最適に設定することにより、容易に調整可能である。

[0092]

次に、図5の②の例では、nチャネル差動対203、204は、

V t h 2 0 3 = V t h 2 0 4

I d s 2 0 3 = I d s 2 0 4

に設定されており、

pチャネル差動対303、304は、

V t h 3 0 3 < V t h 3 0 4

I d s 3 0 3 = I d s 3 0 4

に設定されている。

[0093]

このとき、nチャネル差動対203、204のゲート・ソース間電圧Vgs2 03及びVgs204は、

V g s 2 0 3 = V g s 2 0 4

となり、入力電圧Vinと駆動設定電圧V1の関係は、

V 1 = V i n

となる。

[0094]

一方、pチャネル差動対303、304のゲート・ソース間電圧Vgs303 及びVgs304は、

Vgs303<Vgs304

となり、入力電圧Vinと駆動設定電圧V2の関係は、

V i n < V 2

となる。

[0095]

したがって、図5の②のように設定することにより、pチャネルトランジスタ 101、及びnチャネルトランジスタ 102ともに動作しない緩衝領域をV1 (=Vin) とV2の間に設けることができる。

[0096]

以上、nチャネル差動対203、204、及び、pチャネル差動対201、202のいずれか一方のトランジスタ対の閾値電圧を異なる構成とする例を示したが、双方の差動対のトランジスタ対の閾値電圧が異なる構成としてもよい。

[0097]

さらに、nチャネル差動対203、204、及び、pチャネル差動対201、202の少なくともいずれか一方がドレイン・ソース間電流 I d s の異なるトランジスタで差動対をなすように設定してもよい。図5の③では、

V t h 2 0 3 = V t h 2 0 4

I d s 2 0 3 > I d s 2 0 4

に設定され、pチャネル差動対303、304は、

V t h 3 0 3 = V t h 3 0 4

I d s 3 0 3 = I d s 3 0 4

に設定される。

[0098]

このとき、nチャネル差動対203、204のゲート・ソース間電圧Vgs2 03及びVgs204は、

Vgs203>Vgs204

となり、入力電圧Vinと駆動設定電圧V1の関係は、

V 1 < V i n

となる。

[0099]

一方、pチャネル差動対303、304のゲート・ソース間電圧Vgs303 及びVgs304は、

V g s 3 0 3 = V g s 3 0 4

となり、入力電圧Vinと駆動設定電圧V2の関係は、

V i n = V 2

となる。

[0100]

図5の③のように設定することにより、pチャネルトランジスタ101及び n チャネルトランジスタ102がともに動作しない緩衝領域を、電圧V1とV2 (= Vin) の間に設けることができる。

 $[0\ 1\ 0\ 1]$

同様にして、図5の④では、nチャネル差動対203、204は、

V t h 2 0 3 = V t h 2 0 4

 $I d s 2 \cdot 0 3 = I d s 2 0 4$

に設定され、pチャネル差動対303、304は、

V t h 3 0 3 = V t h 3 0 4

I d s 3 0 3 < I d s 3 0 4

に設定される。このとき、nチャネル差動対203、204のゲート・ソース 間電圧Vgs203及びVgs204は、

Vgs203 = Vgs204

となり、入力電圧Vinと駆動設定電圧V1の関係は、

V 1 = V i n

となる。

[0102]

一方、pチャネル差動対303、304のゲート・ソース間電圧Vgs303 及びVgs304は、

V g s 3 0 3 < V g s 3 0 4

となり、入力電圧Vinと駆動設定電圧V2の関係は、

V i n < V 2

となる。

[0103]

したがって、図5の4のように設定することにより、pチャネルトランジスタ101及びnチャネルトランジスタ102がともに動作しない緩衝領域をV1(=Vin) とV2o間に設けることができる。

[0104]

以上、図5に示した①から④の4種類の設定により、1データ駆動期間の第1の期間において、駆動設定電圧V1とV2の間に設けられた緩衝領域によって、出力端子が入力電圧Vin付近に高速に駆動されても、発振を抑えることができる。また、緩衝領域の範囲も制御することができる。

[0105]

なお、図5の①から④の4種類の設定例は、駆動設定電圧V1とV2の間に、 pチャネルトランジスタ101とチャネルトランジスタ102がともに動作しな い緩衝領域を設けるためのいくつかの代表的な手法を例示したものであり、上記 以外にも、差動対トランジスタの閾値電圧と、ドレイン・ソース間電流等の設定 の組み合わせ等により、駆動設定電圧V1とV2の間に緩衝領域を設けるための 任意の制御を適用してもよいことは勿論である。

[0106]

また、1データ駆動期間の第2の期間において、図5の①と③の設定では、n チャネルトランジスタ102及び定電流源103を動作させること(図2の第2 データ駆動期間における制御)により、出力端子2を入力電圧Vinと等しい電 圧に高精度に駆動することができる。一方、図5の②と④の設定では、pチャネ ルトランジスタ101及び定電流源104を動作させること(図2の第1データ 駆動期間における制御)により、出力端子2を入力電圧Vinと等しい電圧に駆動することができる。

[0107]

したがって、所望の電圧を入力電圧Vinとして入力すれば、出力端子2を1データ駆動期間内に、所望の電圧に駆動することができる。なお、このとき、所望の電圧を高精度に駆動可能なダイナミックレンジは、図5の①と③の設定の場合、高電位電源VDDからトランジスタ303の閾値電圧Vth303の絶対値までを電源電圧範囲から差し引いた電圧範囲であり、図5の②と④の設定の場合、低電位電源VSSからトランジスタ203の閾値電圧Vth203までを電源電圧範囲から差し引いた電圧範囲である。ただし、図2に示した第1データ駆動期間における制御が行われるときに、設定駆動電圧V1が所望の電圧と等しくなるように入力電圧Vinが設定され、図2に示した第2データ駆動期間における制御が行われるときに、設定駆動電圧V1が所望の電圧と等しくなるように入力電圧Vinが設定される場合には、所望の電圧を高精度に駆動可能なダイナミックレンジをほぼ電源電圧範囲に広げることができる。ただし、この場合、所望の電圧と入力電圧Vinは必ずしも一致しない。

[0108]

以上説明したように、図4に示す駆動回路は、上記実施の形態で説明した作用 効果を実現することができる。

[0109]

[第2実施例]

図7は、本発明の第2の実施例の駆動回路の構成を示す図で、図1の駆動回路の第1、第2の差動回路20、30について、図4とは異なる構成例を示す図である。以下、図7を参照して、第1、第2の差動回路20、30の構成について説明する。第1、第2の差動回路20、30は、差動対の反転入力端側の構成が、図4に示した構成と異なっている。図7を参照すると、第1の差動回路20は、定電流源209によって駆動されるnチャネル差動対トランジスタ203、204、205と、差動対トランジスタの出力対に接続され、差動対の負荷回路を

なす p チャネルトランジスタ 2 0 1 、 2 0 2 よりなるカレントミラー回路を備え ている。より具体的には、定電流源209は、一端が低電位電源VSSに接続さ れ、他端が差動対をなすnチャネルトランジスタ203、204、205の共通 ソースと接続される。カレントミラー回路は、pチャネルトランジスタ201、 202よりなり、それぞれのソースが高電位電源VDDと接続され、pチャネル トランジスタ202はダイオード接続され、pチャネルトランジスタ201、2 02のそれぞれのゲートは共通接続される。nチャネル差動対は、nチャネルト ランジスタ203、204、205から構成されており、pチャネルトランジス タ201のドレインと定電流源209との間にnチャネルトランジスタ203が 接続され、pチャネルトランジスタ202のドレイン(ゲート)と定電流源20 9との間に、直列形態に接続されたnチャネルトランジスタ204とスイッチ2 52と、直列形態に接続されたnチャネルトランジスタ205とスイッチ253 とが、並列に接続される。そしてトランジスタ201と203の接続ノードが差 動回路20の出力端をなし、pチャネルトランジスタ101のゲートと接続され ている。nチャネル差動対トランジスタ203のゲート端子(制御端子)は、差 動回路の非反転入力端をなし、nチャネル差動対トランジスタ204、205の ゲート端子(制御端子)は、共通接続され差動回路の反転入力端をなしている。 そして n チャネル差動対トランジスタ 2 0 3 のゲートには入力端子 1 が接続され 、nチャネル差動対トランジスタ204、205のゲートには出力端子2が接続 される。

[0110]

また第2の差動回路30では、定電流源309によって駆動されるpチャネル 差動対トランジスタ303、304、305の出力対に、nチャネルトランジス タ301、302からなるカレントミラー回路301、302が負荷回路として 接続されている。より具体的には、定電流源309は、一端が高電位電源VDD に接続され、他端が差動対をなすpチャネルトランジスタ303、304の共通 ソースと接続される。差動対の能動負荷をなすカレントミラー回路は、nチャネ ルトランジスタ301、302よりなり、それぞれのソースが低電位電源VSS と接続される。nチャネルトランジスタ302はダイオード接続され、nチャネ ルトランジスタ301、302のそれぞれのゲートは共通接続される。 pチャネル を動対は p チャネルトランジスタ303、304、305で構成され、 n チャネルトランジスタ301のドレインと定電流源309との間に p チャネルトランジスタ303が接続され、 n チャネルトランジスタ302のドレイン (ゲート)と定電流源309との間に、直列形態に接続された p チャネルトランジスタ304とスイッチ352と、直列形態に接続された n チャネルトランジスタ305とスイッチ353とが、並列に接続される。そしてトランジスタ301、303の接続ノードが差動回路30の出力端をなし、 n チャネルトランジスタ102のゲートと接続されている。 p チャネル差動対トランジスタ303のゲート端子 (制御端子)は、差動回路30の非反転入力端をなし、 p チャネル差動対トランジスタ303のゲートによ力端をなしている。そして p チャネル差動対トランジスタ303のゲートには入力端子1が接続され、 p チャネル差動対トランジスタ303のゲートには入力端子1が接続される。

[0111]

本実施例では、pチャネルトランジスタ101の設定駆動電圧V1がnチャネルトランジスタ102の設定駆動電圧V2よりも低電位に制御される構成として、nチャネルトランジスタ203、204、205のそれぞれの閾値電圧が、

V t h 2 0 3 = V t h 2 0 5 > V t h 2 0 4

とされており、あるいは、

pチャネルトランジスタ303、304、305のそれぞれの閾値電圧が、

V t h 3 0 3 = V t h 3 0 5 < V t h 3 0 4

と設定されている。

$[0\ 1\ 1\ 2]$

また、カレントミラー201、202及びカレントミラー301、302はそれぞれ入力電流と等倍の出力電流に設定されている。

[0113]

本実施例では、スイッチ252、253のオン・オフ制御により、互いに閾値 電圧の異なるnチャネルトランジスタ204と205との切替が行えるように構 成されており、スイッチ352、353の制御により、互いに閾値電圧の異なる pチャネルトランジスタ304と305との切替が行えるように構成されている 。この点は、本実施例の特徴の1つをなしている。

[0114]

かかる構成によって、本実施例において、設定駆動電圧V1は、スイッチ25 2とスイッチ253がそれぞれオフとオンに設定され、nチャネルトランジスタ 205が選択されたときに、

V1 = Vin

となり、

スイッチ252とスイッチ253がそれぞれオンとオフに設定され、nチャネルトランジスタ204が選択されたときに、

V 1 < V i n

となる。

[0115]

本実施例における入力電圧 V i n と設定駆動電圧 V 1 の関係について、再び図 6 を参照して説明する。図 6 は n チャネル差動対 2 0 3 、 2 0 4 、 2 0 5 のそれ ぞれのトランジスタ特性の一例を示したものである。図 6 には、図 7 の n チャネルトランジスタ 2 0 3 、 2 0 4 、 2 0 5 のゲート・ソース間電圧 V g s に対する ドレイン・ソース間電流 I d s のそれぞれの特性(V - I 特性)が示されている。前述したとおり、図 6 において、トランジスタ 2 0 3 の特性は、トランジスタ 2 0 4 の特性から、閾値電圧の差分(V t h 2 0 3 - V t h 2 0 4) だけずれて いる。なおトランジスタ 2 0 3 と 2 0 5 の特性は同じであるものとする。図 6 を 参照すると、n チャネルトランジスタ 2 0 5 が選択された場合、n チャネル差動 対 2 0 3 、 2 0 5 のゲート・ソース間電圧 V g s 2 0 3 及び V g s 2 0 5 は、

V g s 2 0 3 = V g s 2 0 5

となり、入力電圧Vinと駆動設定電圧V1の関係は、

V 1 = V i n

となる。

一方、nチャネルトランジスタ204が選択された場合、nチャネル差動対2

03、204のゲート・ソース間電圧Vgs203及びVgs204は、

V g s 2 0 3 > V g s 2 0 4

であり、その差分

(V g s 2 0 3 - V g s 2 0 4)

は、閾値電圧の差分

(V t h 2 0 3 - V t h 2 0 4)

とほぼ等しい。入力電圧V i n と第1 の駆動設定電圧V 1 の関係は、ゲート・ソース間電圧V g s 2 0 3 とV g s 2 0 4 の関係と同じであることから、

V 1 < V i n

であり、その差分

(V i n - V 1)

も、閾値電圧の差分

(V t h 2 0 3 - V t h 2 0 4)

とほぼ等しい。したがって、第1の駆動設定電圧V1は、nチャネル差動対203、204、205のそれぞれの閾値電圧の制御によって、調整が可能である

[0116]

一方、設定駆動電圧V2は、スイッチ352、353がそれぞれオフ、オンとされpチャネルトランジスタ305が選択されたときに、

V 2 = V i n

となり、スイッチ352、353がそれぞれオン、オフとされpチャネルトランジスタ304が選択されたときに、

V 2 > V i n

となる。その詳細はn チャネル差動対 2 0 3 、 2 0 4 、 2 0 5 の説明と同様である。そして第 2 の駆動設定電圧 V 2 も、p チャネル差動対 3 0 3 、 3 0 4 、 3 0 5 のそれぞれの閾値電圧の制御によって調整が可能である。

$[0\ 1\ 1\ 7]$

そして、1データ駆動期間において、第1の期間では、スイッチ252がオン 、スイッチ253がオフのとき、スイッチ352とスイッチ353のいずれか一 方をオンとする。

[0118]

もしくは、スイッチ352がオン、スイッチ353がオフのとき、スイッチ252とスイッチ253のいずれか一方をオンとする。

[0119]

本実施例においては、かかる切替制御により、設定駆動電圧V1とV2の間に設けられた緩衝領域によって、出力端子が入力電圧Vin付近に高速に駆動されても、発振を抑えることができる。この特徴は、本発明の顕著な作用効果の一つをなしている。

[0120]

また、本実施例によれば、緩衝領域の範囲も可変に制御することができる。この特徴も、本発明の顕著な作用効果の一つをなしている。

$[0 \ 1 \ 2 \ 1]$

本実施例において、1データ駆動期間の第2の期間では、pチャネルトランジスタ101と定電流源104が動作する場合(図2の第1データ駆動期間における制御の場合)は、スイッチ252をオフとし、スイッチ253をオンとし、nチャネルトランジスタ102と定電流源103が動作する場合(図2の第2データ駆動期間における制御の場合)は、スイッチ352をオフとし、スイッチ353をオンとする。

[0122]

これにより、出力端子を入力電圧Vinと等しい電圧に、高精度に駆動することができる。なお、このときのダイナミックレンジとして、入力電圧Vinに応じた第1データ駆動期間又は第2データ駆動期間の最適な制御により、電源電圧範囲のダイナミックレンジが可能である。

[0123]

したがって、所望の電圧を入力電圧Vinとして入力すれば、出力端子2を1 データ駆動期間内に所望の電圧に駆動することができる。そして電源電圧範囲の 広ダイナミックレンジも実現できる。

[0124]

以上説明したように、図7に示した駆動回路は、差動回路20、30の構成により、pチャネルトランジスタ101により充電駆動される第1の設定駆動電圧 V1が、nチャネルトランジスタ102により放電駆動される第2の設定駆動電 圧V2よりも低電位となるように制御される。これにより、第1の増幅トランジスタおよび第2の増幅トランジスタをなすpチャネルトランジスタ101及びnチャネルトランジスタ102が共に動作しない緩衝領域が所望の電圧近傍に設けられ、pチャネルトランジスタ101及びnチャネルトランジスタ102を同時に動作可能としても、発振を防ぐことができる。そして上記実施の形態で説明した作用及び効果を実現することができる。

[0125]

なお、上記実施例では、図7の差動回路20と30のそれぞれの反転入力端子側の構成を、互いに閾値電圧の異なる2つのトランジスタを並列に接続した構成例で示したが、差動対を構成するトランジスタ対のうち反転入力端子側に接続するトランジスタを、互いに電流駆動能力の異なる2つのトランジスタを並列に接続する構成としてもよい。この場合、1データ駆動期間の第1の期間と第2の期間において、差動対の互いに電流駆動能力の異なる2つのトランジスタに対応するスイッチをオン・オフすることで1つのトランジスタを選択する。

[0126]

また、上記実施例では、差動トランジスタ対のうち反転入力端子側の並列に接続された2つのトランジスタを、1データ駆動期間の第1の期間と第2の期間で、それぞれいずれか一方を選択する制御を行う例について説明したが、並列接続された2つのトランジスタを同時に選択する制御を行ってもよい。この場合、例えば、図7の差動回路20において、トランジスタ204とトランジスタ205の電流駆動能力の合計と、トランジスタ203の電流駆動能力が等しくなるように設定する。そして、1データ駆動期間の第1の期間で、スイッチ252、253の一方だけをオンとして、トランジスタ204及び205のうちの一方だけを選択し、第2の期間で、スイッチ252及び253の両方をオンとして、トランジスタ204及び205の両方を選択する。かかる切替制御により、上記実施例と同様の設定駆動電圧V1と入力電圧Vin関係を実現できる。

[0127]

さらに、上記実施例では、図7の差動回路20、30のそれぞれの反転入力端 子側の構成を、互いに閾値電圧の異なる2つのトランジスタを並列に接続した例 で示したが、本発明はかかる構成に限定されるものでなく、並列接続された3つ 以上の複数のトランジスタで構成してもよいことは勿論である。

[0128]

また、上記実施例において、図1の差動回路20と30において、複数のトランジスタを並列に接続した反転入力端子側の構成は、差動回路20と30の両方が備えるかわりに、いずれか一方の差動回路だけが備える構成としてもよい。これは、一方の差動回路だけで緩衝領域を設定することができるからである。ただし、その場合、もう一方の差動回路の差動対は、同じ閾値電圧または同じ電流駆動能力のトランジスタで構成する必要がある。

[0129]

ところで、差動回路20と30および増幅トランジスタ101と102よりなる図7のようなボルテージフォロワ構成の駆動回路において、駆動設定電圧V1とV2の緩衝領域を、差動増幅器の出力オフセットに基づき設定している。本実施例は、出力オフセットを発振防止として利用する構成としており、図15の差動増幅器と相違している。また、本実施例では、所定の出力オフセットを持つ駆動と、出力オフセットがゼロとなる駆動とを切替えて駆動しており、図15の差動増幅器と相違している。

[0130]

「第3実施例]

また、図8は、図7に示した駆動回路の一変形例を示す図である。図7に示す構成では、差動対の反転入力端側に閾値電圧の異なるトランジスタを並列に接続し、いずれか一方のトランジスタを選択するものとしたが、図8に示す回路では、差動対の非反転入力端側に、閾値電圧の異なるトランジスタを並列に接続し、いずれか一方のトランジスタを選択する構成としている。

$[0\ 1\ 3\ 1]$

図7に示す構成では、差動対の反転入力端側に、複数の同極性のトランジスタ

が並列に接続されているが、図8に示す回路構成では、差動対の非反転入力端側に、複数の同極性トランジスタが並列に接続され、少なくとも1つがスイッチで選択され活性化される構成とされている。具体的には、差動回路20のnチャネル差動対は、nチャネルトランジスタ203、204、206で構成され、トランジスタ202のドレイン(ゲート)と定電流源209との間にnチャネルトランジスタ204が接続され、トランジスタ201のドレインと定電流源209との間に、直列形態に接続されたnチャネルトランジスタ203とスイッチ254と、直列形態に接続されたnチャネルトランジスタ206とスイッチ255とが、並列に接続される。nチャネルトランジスタ204のゲートは出力端子2と接続され、nチャネルトランジスタ203、206のゲートはともに入力端子1と接続される。

[0132]

また差動回路30のpチャネル差動対は、pチャネルトランジスタ303、304、306で構成され、トランジスタ302のドレイン(ゲート)と定電流源309との間にpチャネルトランジスタ304が接続され、トランジスタ301のドレインと定電流源309との間に、直列形態に接続されたpチャネルトランジスタ303とスイッチ354と、直列形態に接続されたpチャネルトランジスタ306とスイッチ355とが、並列に接続される。pチャネルトランジスタ304のゲートは出力端子2と接続され、pチャネルトランジスタ303、306のゲートはともに入力端子1と接続される。その他の構成については図7と同じである。

[0133]

図8においても、図7に示した第2の実施例と同様に、1データ駆動期間の第 1の期間と第2の期間それぞれで、スイッチ254、255、354、355の オン、オフ制御により最適なトランジスタを選択する。これにより第2実施例と 同様の効果を得ることができる。

[0134]

[第4実施例]

図9は、本発明の第4の実施例の駆動回路の構成を示す図であり、図1に示し

た差動回路20、30の別の変形例を示す図である。図9を参照すると、本実施 例の駆動回路においては、カレントミラー回路の入力端側のトランジスタとして 、複数の同極性トランジスタが並列に接続されている。具体的には、差動回路 2 0のnチャネル差動対は、nチャネルトランジスタ203、204で構成される 。nチャネル差動対の出力対と高電位電源VDD間に接続され、nチャネル差動 対の能動負荷をなすカレントミラー回路の出力端側は、高電位電源VDDとトラ ンジスタ203のドレイン間に接続されたpチャネルトランジスタ201を有し 、カレントミラー回路の入力端側は、高電位電源VDDとトランジスタ204の ドレイン間に、直列形態に接続された p チャネルトランジスタ 2 0 2 とスイッチ 256と、直列形態に接続されたpチャネルトランジスタ207とスイッチ25 7とが、並列に接続されている。また、pチャネルトランジスタ201、202 、207のゲートは、共通接続されて、pチャネルトランジスタ204のドレイ ンと接続されている。 p チャネルトランジスタ 2 0 1 と p チャネルトランジスタ 202の閾値電圧は等しく設定され、pチャネルトランジスタ207は閾値電圧 はその絶対値がpチャネルトランジスタ202よりも小に設定されている。ある いは、pチャネルトランジスタ201とpチャネルトランジスタ202の電流駆 動能力は等しく設定され、pチャネルトランジスタ207とpチャネルトランジ スタ202の電流駆動能力は互いに異なるように設定されている。なお、差動対 を構成するnチャネルトランジスタ203と204は、互いに等しい特性を持つ ように設定される。

[0135]

また差動回路30のpチャネル差動対は、pチャネルトランジスタ303、304で構成される。pチャネル差動対の出力対と低電位電源VSS間に接続され、pチャネル差動対の能動負荷をなすカレントミラー回路の出力端側は、低電位電源VSSとトランジスタ303のドレインとの間に接続されているトランジスタ301を有し、カレントミラー回路の入力端側は、低電位電源VSSとトランジスタ304のドレインとの間に、直列形態に接続されたnチャネルトランジスタ302とスイッチ356と、直列形態に接続されたnチャネルトランジスタ307とスイッチ357とが、並列に接続されている。またnチャネルトランジス

タ301、302、307のゲートは、共通接続されて、トランジスタ304のドレインと接続されている。nチャネルトランジスタ301とnチャネルトランジスタ302の閾値電圧は等しく設定され、nチャネルトランジスタ307は閾値電圧がnチャネルトランジスタ302よりも低く設定されている。あるいは、nチャネルトランジスタ301とnチャネルトランジスタ302の電流駆動能力は等しく設定され、nチャネルトランジスタ307とnチャネルトランジスタ302の電流駆動能力は互いに異なるように設定されている。なお、差動対を構成するpチャネルトランジスタ303と304は、互いに等しい特性を持つように設定される。

[0136]

本実施例においても、図7に示した前記第2の実施例と同様に、1データ駆動期間の第1の期間と第2の期間のそれぞれにおいて、スイッチ256とスイッチ257、及び、スイッチ356とスイッチ357のオン、オフ制御により、最適なトランジスタの選択が行われる。これにより、前記第2の実施例と同様の効果を得ることができる。なお、図9に示した実施例の変形として、差動対の負荷をなすカレントミラー回路の出力端側(トランジスタ201側)に、複数の同極性トランジスタを並列に接続し、1データ駆動期間の第1の期間と第2の期間のそれぞれで、最適なトランジスタを選択する構成としても、前記第2の実施例と同様の効果を得られる、ことは勿論である。

[0137]

「第5実施例]

図10は、本発明の第5の実施例の駆動回路の構成を示す図である。図10を 参照すると、本実施例においては、図4、図7乃至図9の前記実施例において、 入力端子1と出力端子2の間に、制御信号S0でオン・オフ制御されるトランス ファーゲートスイッチ(CMOSトランスファゲート)40が付加された構成を 示す。

[0138]

図10の駆動回路では、1データ駆動期間における、第1の期間及び第2の期間に引き続く第3の期間を設け、そして第3の期間において、スイッチ151、

152、153、154をオフとし、トランスファーゲート40をオンとすれば、入力端子1に与えられた入力電圧Vinの電流供給能力で、直接、出力端子2に接続された容量性負荷を駆動することができる。

[0139]

「第6実施例]

図11は、本発明の駆動回路の第6の実施例を示す図であり、表示装置のデータドライバの構成を示している。図11を参照すると、このデータドライバは、電源VAと電源VB間に接続された抵抗ストリング200と、デコーダ300(選択回路)と、出力端子群400と、バッファ回路100と、を備えて構成される。抵抗ストリング200の各端子(タップ)から生成した複数の階調電圧の中から、各出力ごとに映像デジタル信号に応じてデコーダ300で階調電圧を選択し、バッファ回路100で増幅して出力端子群400に接続されたデータ線を駆動する。バッファ回路100として、図4、図7乃至図9を参照して説明した本実施例の各回路を適用することができる。動作制御信号は、バッファ100回路の各スイッチのオン・オフまたは回路部の活性、非活性を制御する。

[0140]

なおバッファ回路 1 0 0 に、図 1 0 を適用した場合には、図 1 0 のトランスファーゲートスイッチ 4 0 がオンとなるとき、抵抗ストリング 2 0 0 から直接電荷を供給してデータ線を駆動する構成となる。

$[0 \ 1 \ 4 \ 1]$

本発明の駆動回路を、図11の出力バッファ100に用いることにより、簡単 に低消費電力で高速駆動のデータドライバを構成することができる。

$[0\ 1\ 4\ 2]$

なお、図11に示すデータドライバは、図12に示す液晶表示装置のデータ線 駆動回路803に適用できることは勿論である。

$[0\ 1\ 4\ 3]$

なお、図4、図7乃至図9において、定電流源で駆動される差動対トランジス タの負荷をカレントミラー回路で構成した例が示されているが、差動対トランジ スタの負荷を、抵抗素子で構成してもよいことは勿論である。ただし、その場合 、差動対に流れるドレイン・ソース間電流を異なる値に制御する場合には、異なる抵抗値の組み合わせとする。

[0144]

また、上記実施例で説明した駆動回路は、MOSトランジスタで構成されており、表示装置の駆動回路では、例えば、多結晶シリコンからなるMOSトランジスタ(TFT)で構成してもよい。

[0145]

また、上記実施例で説明した差動回路は、バイポーラトランジスタにも適用できることは勿論である。この場合、カレントミラー回路、差動対等のPチャネルトランジスタは、pnpトランジスタよりなり、nチャネルトランジスタはnpnトランジスタよりなる。上記実施例では、集積回路に適用した例を示したが、ディスクリート素子構成にも適用できることは勿論である。

[0146]

以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限 定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者 であればなし得るであろう各種変形、修正を含むことは勿論である。

[0147]

【発明の効果】

以上説明したように、本発明によれば、1 データ駆動期間に充電作用及び放電作用を有する増幅トランジスタを共に活性とする第1の期間と、増幅トランジスタの一方のみを活性とし、その増幅トランジスタと逆の作用を行う定電流源を動作させる第2の期間とを設けたことにより、電源電圧範囲に等しいダイナミックレンジをもつことが可能とされ、低消費電力で、高速に、出力端子を所望の電圧に駆動することができる、という効果を奏する。

[0148]

さらに、本発明によれば、充電用増幅トランジスタの設定駆動電圧V1が放電 用増幅トランジスタの設定駆動電圧V2よりも低電位に制御されることにより、 充電用及び放電用増幅トランジスタを共に動作可能としても、発振を抑えること ができ、位相補償容量を十分小さく抑えることができる。これにより低消費電力



[0149]

また本発明の表示装置によれば、低消費電力で高速描画を可能とし、画質の向上を図ることができる。

【図面の簡単な説明】

【図1】

本発明の一実施の形態の構成を示す図である。

【図2】

本発明の一実施の形態の活性、非活性の制御を示す図である。

【図3】

本発明の一実施の形態の動作を説明するための図である。

【図4】

本発明の第1の実施例の構成を示す図である。

図5

本発明の第1の実施例の差動対をなすトランジスタの設定を示す図である。

【図6】

本発明の第1の実施例におけるトランジスタ特性の一例を示す図である。

【図7】

本発明の第2の実施例の構成を示す図である。

【図8】

本発明の第3の実施例の変更例を示す図である。

【図9】

本発明の第4の実施例の構成を示す図である。

【図10】

本発明の第5の実施例の構成を示す図である。

【図11】

本発明の第6の実施例の構成を示す図である。

【図12】

液晶表示装置の構成を示す図である。

【図13】

従来の増幅回路の構成を示す図である。

【図14】

従来の増幅回路の構成を示す図である。

【図15】

従来の増幅回路の構成を示す図である。

【図16】

従来の増幅回路の動作を説明するための図である。

【符号の説明】

- 1 入力端子
- 2 出力端子
- 5 容量性負荷
- 10 基本構成
- 20、30 差動回路
- 100 バッファ回路
- 101、201、202、303、304、305、306 pチャネルトランジスタ
- 102、301、302、203、204、205、206 nチャネルトランジスタ
 - 103、104、209、309 定電流源
 - 151, 152, 153, 154, 251, 252, 253, 254, 255
- , 256, 257, 351, 352, 353, 354, 355, 356, 357

スイッチ


- 200 抵抗ストリング
- 300 デコーダ
- 400 出力端子群
- 620、630 差動增幅回路
- 621、622、633、634、635、641 pチャネルトランジスタ
- 623、624、625、631、632、651 nチャネルトランジスタ

- 642、652 負荷
- 720、730 差動増幅回路
- 711、722、721、733、734 pチャネルトランジスタ
- 712、723、724、731、732 nチャネルトランジスタ
- 725、735 定電流源
- 801 表示部
- 802 ゲート線駆動回路
- 803 データ線駆動回路
- 811 ゲート線
- 812 データ線
- 8 1 4 T F T
- 815 画素電極
- 816 液晶容量
- 817 対向電極
- 910 出力回路
- 920 予備充放電回路
- 921 第1差動回路
- 922 第2差動回路
- 930 第1出力段
- 931 充電手段
- 932 第1定電流回路
- 9 4 1 放電手段
- 9 4 0 第 2 出力段
- 942 第2定電流回路

【書類名】

図面


[図1]




【図2】


駆動	素子	第1データ駆動期間		第2データ駆動期間	
		第1の期間	第2の期間	第1の期間	第2の期間
充電	トランジスタ101	活性	活性	活性	非活性
	定電流源103	非活性	非活性	非活性	活性
放電	トランジスタ102	活性	非活性	活性	活性
	定電流源104	非活性	活性	非活性	非活性

【図3】






【図4】




【図5】

	(Vth203, Vth204)	(Vth303, Vth304)	(1ds203, 1ds204)	(1ds303, 1ds304)
1	Vth203>Vth204	Vth303=Vth304	lds203=lds204	ds303= ds304
2	Vth203=Vth204	Vth303 <vth304< th=""><th>lds203=1ds204</th><th>lds303=1ds304</th></vth304<>	lds203=1ds204	lds303=1ds304
3	Vth203=Vth204	Vth303=Vth304	lds203>lds204	ds303= ds304
4	Vth203=Vth204	Vth303=Vth304	lds203=1ds204	ds303< ds304


【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】



[図16]



ページ: 1/E

【書類名】

要約書

【要約】

【課題】

容量性負荷を速やかに所望の電圧に駆動するとともに、広ダイナミックレンジ を有し低消費電力で高精度出力を実現し、省面積を実現する駆動回路の提供。

【解決手段】

1データ駆動期間に第1の期間と第2の期間を設け、第1の期間では、設定駆動電圧(V1)の充電駆動用増幅トランジスタ(101)とV1<V2となる設定駆動電圧(V2)の放電駆動用増幅トランジスタ(102)を共に動作可能とし、第2の期間では、充電駆動または放電駆動のいずれかを行う増幅トランジスタ(101、又は102)とその逆の駆動を行う定電流源(103又は104)を動作させて所望の電圧に駆動する。これにより、広いダイナミックレンジ、及び低消費電力で高速駆動、高精度出力、省面積を実現できる。

【選択図】

図 1

特願2003-034130

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月29日 新規登録 東京都港区芝五丁目7番1号 日本電気株式会社

特願2003-034130

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住 所 氏 名 神奈川県川崎市中原区下沼部1753番地

NECエレクトロニクス株式会社